EDA365电子工程师网

标题: 求《IC封装基础与工程设计实例》第4章的每一小节的工程保存文件 [打印本页]
作者: jason1937    时间: 2015-5-28 21:32
标题: 求《IC封装基础与工程设计实例》第4章的每一小节的工程保存文件
请问能提供《IC封装基础与工程设计实例》第4章的每一小节的工程保存文件吗？我照着书本，还是完成不了。
0 v; e( C4 x0 \& @. }# r- i比如：
+ Z- l7 _% d% b6 C" c; M4 l6 ]: K; ]# p2 o
" L. Z7 e$ B# |2 {) I" g6 l
4.12节怎么摆放都有DRC；
( k2 [5 ?! E2 K+ X6 }  V3 j2 ?4.15调整不好交叉鼠线；
, }3 Q% h: R1 f% _* k) W- D..../ V; q4 s# W2 _2 H3 c
（可能我太笨了）+ O/ P9 ^- a, x$ p" E4 c) h

" [. R' m0 j5 G$ k8 S. {. x$ e) g  e$ r8 J9 {
无法进行下一步，特请高人发布一下文件，谢谢！: |" q  Y8 O- d8 c8 b3 R# g
/ X# P7 m5 W8 Y3 ?2 b
作者: jason1937    时间: 2015-5-29 10:33
4.12节的VSS的Bond Wire 有必要连接到die flag的Bond Guide Line上吗？4.13节的图4-56怎么没显示？
作者: yuju    时间: 2015-7-22 16:53
DRC可能使DIE pin之间的间距小于你的约束值， 交叉鼠线存在不代表就不好呀，鼠线是直线路径显示，不要太在意。
作者: yuju    时间: 2015-7-22 16:55
jason1937 发表于 2015-5-29 10:33
& I" h8 y. a* v5 q& i% v. V8 c1 ?4.12节的VSS的Bond Wire 有必要连接到die flag的Bond Guide Line上吗？4.13节的图4-56怎么没显示？

. b5 h  p; _' @- y8 ~: b) |  j3 r可以不用放置在die flag, 有位置就可以咯。
, o  b5 E$ u9 ^
作者: MaxEnding    时间: 2016-5-9 23:44
同求
作者: lgj0810    时间: 2016-12-24 10:14
每一小节的工程保存文件



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2