EDA365电子工程师网

标题: Cadence中4片DDR2走两级T型结构的在SigXplorer中拓扑结构是什么样的 [打印本页]
作者: wnlrm    时间: 2015-5-19 10:15
标题: Cadence中4片DDR2走两级T型结构的在SigXplorer中拓扑结构是什么样的
本帖最后由 wnlrm 于 2015-5-19 10:30 编辑
* R' S# |+ I* Z7 o3 |: D/ i5 H1 |6 X  x% a, [% z- m( N8 R% d* r  [
各位大侠及楼主，请教一下Cadence中4片DDR2走两级T型结构的在SigXplorer中拓扑结构是什么样的？能否截个图片说明一下，谢谢！补充一下我说的是地址线。
3 Z% P( [4 C' O; o+ x' z. m. ?9 B' o# t9 a
作者: wnlrm    时间: 2015-5-19 13:09
希望楼主有时间解答一下
作者: 终南孤魂    时间: 2015-6-9 00:23
这是T-top的结构么？和fly-by相比优点都有哪些？楼主有空帮忙解答一下啊，不甚感激



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2