EDA365电子工程师网

标题: xDX Designer 打包的时候提示如下ERROR,是什么原因呢？ [打印本页]

作者: 忘顰 时间: 2015-5-11 16:44
标题: xDX Designer 打包的时候提示如下ERROR,是什么原因呢？
xDX Designer 打包的时候提示如下ERROR,是什么原因呢？

ERROR.jpg (50.04 KB, 下载次数: 1)

作者: 蚂蚁乱舞 时间: 2015-5-11 17:52
专业顶帖的

:lol:lol

作者: xiesonny 时间: 2015-5-11 20:44
我是回复捞分的

作者: prince_yu 时间: 2015-5-12 13:46
去检查你的AD9240的封装吧，报错信息很明显了，一般是库没建对，Pin脚没有Map上啥的

作者: 忘顰 时间: 2015-5-13 13:52

prince_yu 发表于 2015-5-12 13:46" o4 K+ k1 v+ Q2 h" g/ M
去检查你的AD9240的封装吧，报错信息很明显了，一般是库没建对，Pin脚没有Map上啥的

确实是库的原因，Pin Name 中不能有空格出现

作者: siminliu88 时间: 2015-5-13 14:27
学习了

作者: 菜鸟小泽 时间: 2015-5-19 22:43

prince_yu 发表于 2015-5-12 13:46& {0 \& Z5 S( h L, v0 a7 D
去检查你的AD9240的封装吧，报错信息很明显了，一般是库没建对，Pin脚没有Map上啥的

请问打包的时候出现图中圈出的警报，该如何在原理图中消除呢？

IMG_20150519_093519.jpg (274.1 KB, 下载次数: 0)

作者: prince_yu 时间: 2015-5-19 22:57

菜鸟小泽发表于 2015-5-19 22:43- v' {+ S, n6 `8 I9 _
请问打包的时候出现图中圈出的警报，该如何在原理图中消除呢？

警告不用管了，你如果是非DxDesigner画原理图，是其他的如pads，cadence的原理图的话，那是没有CES这个约束管理数据库的，所以警告也是正常，因为本身就没有，但这并不代表不能画PCB

如果是Dxdesigner还出现这个错误，那应该是工程文件不完整，建议你新建一个全新的prj，然后用file-open-block的方式打开现在的原理图，一页一页地拷贝过去，在新的工程里打包试试，只要库没问题，这样做肯定也没问题的。

作者: 菜鸟小泽 时间: 2015-5-19 23:02

prince_yu 发表于 2015-5-19 22:57
1 l$ {( [% X8 s警告不用管了，你如果是非DxDesigner画原理图，是其他的如pads，cadence的原理图的话，那是没有CES这个约 ...

好的，我尝试一下，谢谢

作者: falw985 时间: 2015-5-20 15:31
xuexiyixa

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)