EDA365电子工程师网

标题: 高手帮忙看一下一个allegro的DRC错误 [打印本页]

---

作者: keenboyee    时间: 2008-9-12 09:47
标题: 高手帮忙看一下一个allegro的DRC错误
如下图所示，红色的为顶层，蓝色的为PCB的底层，所抓的图是一bga封装的芯片。
. i1 X/ K& S" W4 L我的shape的网络属性为gnd,shape 与line,pad,via 等的距离设置为15mil。
; q& A4 |4 a3 u  e! x图中的两个drc错误是分别是pad 与shape ,line与shape之间太近了，所以出现了drc错误。
9 \9 x6 V. @6 ?" [% K4 u3 ?因为图中出现drc错误的同属于一gnd网络，我认为这种DRC不要让allegro检查，不知在allegro中如何设置啊
" |6 r1 F3 E7 g- V! g9 E1 O: N7 @？？？？？？？？？？？
0 H5 ^% I; o  r8 n$ d8 a0 ~换句话说，就是相同的网络名称的话，就不执行设计规则检查。
# R( z8 \) Y2 W! Q) t  v6 |0 A注意不使用 waive drc。
. V0 a: N# A+ C8 s在线等。。。。。。。。。。。。。。。。。。。。。。
( }- S- m, c/ o  M0 d5 O7 K2 |
! z% B) u! z0 Z* ]1 u" o:handshake:handshake:handshake:handshake:handshake:handshake

[ 本帖最后由 keenboyee 于 2008-9-12 10:00 编辑 ]

drc.JPG (71.76 KB, 下载次数: 3)

下载附件  保存到相册

2008-9-12 09:47 上传

---

作者: deargds    时间: 2008-9-12 10:02
关闭SAME NET DRC就可以了。

---

作者: zyf2010    时间: 2008-9-12 11:48
是的,这样就可以解决问题

---

作者: keenboyee    时间: 2008-9-12 12:07
谢谢版主
0 T/ d0 |2 J7 E% @, j4 |，已经解决了
* e4 M. G( @/ a% B  D6 k谢谢诸位好心人

---

作者: 淘宝小子    时间: 2011-11-13 21:38
学习了

---

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)

Powered by Discuz! X3.2