EDA365电子工程师网
标题:
高手帮忙看一下一个allegro的DRC错误
[打印本页]
作者:
keenboyee
时间:
2008-9-12 09:47
标题:
高手帮忙看一下一个allegro的DRC错误
如下图所示，红色的为顶层，蓝色的为PCB的底层，所抓的图是一bga封装的芯片。
: c) p' v: u8 l( U: K
我的shape的网络属性为gnd,shape 与line,pad,via 等的距离设置为15mil。
" a) n* f( } i" B
图中的两个drc错误是分别是pad 与shape ,line与shape之间太近了，所以出现了drc错误。
: s$ _ m9 X7 `3 \5 |( ^+ X: @
因为图中出现drc错误的同属于一gnd网络，我认为这种DRC不要让allegro检查，不知在allegro中如何设置啊
, j/ a5 ^* \& n+ F9 T" [) p
？？？？？？？？？？？
3 m- A4 d1 c/ a$ d' T$ w+ f
换句话说，就是相同的网络名称的话，就不执行设计规则检查。
% c* l. ~ t# B N. B. C8 a6 T
注意不使用 waive drc。
* ~! L3 C% t6 H1 S- `3 _+ |, Z
在线等。。。。。。。。。。。。。。。。。。。。。。
/ d7 p y6 g. i) Z
. E' D/ G# e4 P( `9 U- s8 {/ j
:handshake:handshake:handshake:handshake:handshake:handshake
* e* E2 f" N) R7 d) T7 }5 Q8 x/ U
* X5 B0 k+ Z m
[
本帖最后由 keenboyee 于 2008-9-12 10:00 编辑
]
drc.JPG
(71.76 KB, 下载次数: 3)
下载附件
保存到相册
2008-9-12 09:47 上传
作者:
deargds
时间:
2008-9-12 10:02
关闭SAME NET DRC就可以了。
作者:
zyf2010
时间:
2008-9-12 11:48
是的,这样就可以解决问题
作者:
keenboyee
时间:
2008-9-12 12:07
谢谢版主
# G: N9 j# X. t: `; O
，已经解决了
# Q, a2 r9 V% S$ r
谢谢诸位好心人
作者:
淘宝小子
时间:
2011-11-13 21:38
学习了
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2
:handshake:handshake:handshake:handshake:handshake:handshake* e* E2 f" N) R7 d) T7 }5 Q8 x/ U
