EDA365电子工程师网

标题: ARM并行总线通信问题求教 [打印本页]

作者: husw1109 时间: 2015-4-14 18:39
标题: ARM并行总线通信问题求教
各位前辈，小弟现在刚开始学习ARM，想用ARM与FPGA并行总线通信。
实验过程是这样的，我现在FPGA内部建立了一个双口RAM，现在想通过ARM并行总线读写RAM，下面的是FPGA中RAM与ARM的连接图。根据ARM读写外部存储器的时序，应该先将在接下来的时钟上升沿，将需要访问的地址赋给地址总线。在第二个周期选通访问地址所在bank的片选，即nGCS4拉低。在第三个周期将nOE拉低，发出读取信号。在第四个周期，将访问地址中的数据赋给数据总线。现在不知怎么将地址挂在地址总线上，又如何将数据总线上的数据读进ARM。
希望各位前辈能够指点指点，不胜感激啊！！！

aaaa.PNG (20.51 KB, 下载次数: 0)

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)