EDA365电子工程师网

标题: DDR3详解....各种技术参数 [打印本页]
作者: shark4685    时间: 2015-3-12 11:46
标题: DDR3详解....各种技术参数
打算发个DDR3详解....各种技术参数,看看有没有人顶。
作者: shark4685    时间: 2015-3-12 11:46
有人加分么？
作者: Xuxingfu    时间: 2015-3-12 13:28
很好，最好弄点案例
作者: david.dan    时间: 2015-3-12 14:56
昨天在科学园的课程很精彩，顶一个
作者: shark4685    时间: 2015-3-12 15:14
1.先来看看DDR2和DDR3的不同点/ T; {) |( h# a6 I# Y9 J
数据传输速率
0 F& `7 X% |: FDDR2 400Mb/s – 800+Mb/s
: @7 S, z1 m( D' r( GDDR3 800Mb/s – 1600+Mb/s# J, @4 t9 Y3 r1 a

. G1 q6 \$ I1 \# ^& P% |2 Z电平   z' `+ k" S7 x  M* b
DDR2 1.8V (对低功耗有1.5V)
* }; v' l% _0 A+ }* GDDR3 1.5V (对低功耗有1.35V)
1 N1 R: I1 ^" ?+ c$ K7 `9 f: B7 W- ^3 _6 J3 m) T8 O: r
驱动阻抗9 _3 [- q3 I0 d6 _
DDR2 18Ω & 34Ω
5 Y. |. ~7 ^" M  GDDR3 34Ω & 40Ω(可能会有48Ω)8 o! C# `& M" T; i/ T# l( U

5 _2 M  K5 m1 T-------------------------------------------------不懂可以问，有问题希望指正，免得误导了网友，在路上更没安全感了。6 [: w$ _0 P. O$ V! e

* Q3 h0 i' a! N/ h/ z
作者: cousins    时间: 2015-3-12 15:27
shark4685 发表于 2015-3-12 15:14
) f8 @& G) P( W+ e) n1 j* i1.先来看看DDR2和DDR3的不同点
  s$ @( p( C, @+ `( Z数据传输速率
( _5 x& j% A7 H) ~' `, P5 d% \DDR2 400Mb/s – 800+Mb/s
7 F1 E9 ?  _9 L7 O8 D' x
应该是频率，不是速率。
8 y1 J) D9 ?2 M7 m7 [DDR3速率目前最高可以超频到3.2GT/s. ?$ ~7 b$ a, _: I) }
1 Z( q, a1 E( S0 v- {" W
作者: shark4685    时间: 2015-3-12 15:32
2.数据锁存（Strobe）类型
- B5 t" m+ J* o9 r; R9 `1 ?2 @. z4 C. v" W! e9 y5 L) Y
DDR3 DQS (DQ Strobe) 只有差分1 j: Z# ^4 y  O' Z* H7 \2 t7 V8 i
DDR1 strobes 为单端信号
* }# W0 g5 |/ z! qDDR2 strobes 有单端，也有差分
" `4 t" |, ~! k6 U) ?  C1 i, t单端信号会增加额外的Derating% o: P4 t) Y! o/ C# w: s7 B
差分strobe的好处抑制共模信号，抗干扰，有更高的电压裕量; b- d3 I2 d& V6 ?) Y' V
减小了因上升下降沿不对称引起的占空比抖动，改善时序
) o7 M; u, @+ a) k8 i& L) F& e9 n- e# M0 |; J# ~0 v
作者: pjh02032121    时间: 2015-3-12 16:04
shark4685 发表于 2015-3-12 15:32
* ~( g- ?( C; J! R, J# _2.数据锁存（Strobe）类型5 c' m! g5 |! P4 I
# l; v* ^0 J% R+ ~
DDR3 DQS (DQ Strobe) 只有差分

8 J5 m% ~' j7 c) {大神加油，我坐板凳来学习！; I/ U: @) e  e, J& _& ~  N- l
作者: shark4685    时间: 2015-3-12 16:12
DDR3的驱动能力% i* u  A3 r0 U% u1 {  R) `# b
DDR3 驱动有34欧姆和40欧姆,34欧姆驱动能力强点，一般用来驱动于2根插槽的系统，* E& C& @) t8 U# l) h3 c9 S
对点到点的拓扑，40欧姆比较合适* ~+ x( H- U! F: e1 C+ u/ ]7 l
DDR3 使用ZQ进行驱动校验，上电512个周期内自动调整ODT的阻值，使公差更小
( T0 a$ F, e- n2 r1 C$ ~2 l9 g7 x
作者: 南飘郎    时间: 2015-3-12 16:17
学习中，DDR4有没有，
作者: 红孩儿    时间: 2015-3-12 16:35
版主加油啊，持续关注学习ing
作者: bingshuihuo    时间: 2015-3-12 16:41
很好，最好弄点案例
作者: himonika    时间: 2015-3-12 17:25
继续啊。。。不断关注中。
作者: 子木pcb    时间: 2015-3-12 21:52
顶顶顶！
作者: jj9981    时间: 2015-3-13 10:46
go on
作者: 若华110    时间: 2015-3-13 11:20
david.dan 发表于 2015-3-12 14:56, w5 r8 G; c: S* x
昨天在科学园的课程很精彩，顶一个
" X" g: X: o- U0 l0 i2 i1 ]
影响力  超级大
0 X9 ?3 W$ c6 Q" ^
作者: xo_brandy    时间: 2015-3-13 11:28
周三的讲座不错。期待中
作者: shark4685    时间: 2015-3-13 14:30
Fly-by的时钟拓扑结构! R8 q/ b% H: ~- T1 v. m5 ]/ h
DDR3采用菊花链式的结构，能支持更快的速率。
4 Y0 y% N  _( a6 {& w$ `% c3 p5 X
1 g# I* k7 S- ^# a- K6 D9 k ! p. v5 y( h% k$ Z% _" H
' i1 V6 C9 Z- J; N9 S
DDR2经典结构的T型的拓扑5 j* N/ d) ~% @( Q

# _  c1 M, V: y1 y0 H
5 \/ L8 U, x5 l6 N- W& _* M# E# D1 x$ G. Y& b0 a/ M6 l
作者: shark4685    时间: 2015-3-13 14:40
Write Leveling 机制, U1 F5 F9 b3 s/ a7 V# m
& j+ o6 X) J- u+ E" }5 _- [
因为DDR3为了更好的信号质量，达到更高的速率，采用了fly-by的拓扑结构，时钟到各片的物理距离变的不一样了，所以一般DDR3内存控制器设计了一种叫做Write Leveling的机制，其作用就是在芯片内部进行时钟和数据/Strobe间的延时。/ X( s3 r  b2 U9 h, |
; I+ u$ P9 [) g" s/ q3 g( `) L! a3 W
在系统初始化的过程中，控制芯片与SDRAM通过数据信号进行通信（training)，控制芯片根据收到的反馈信号进行内部延时调节，很显然，控制芯片到每一个SDRAM的延时都会不一样。
$ b+ W! J4 {4 p. G5 e% U
4 z. x, P. G5 |/ I& I9 ^通过这种机制，使得每个SDRAM看到的时钟，数据和STROBE信号，就跟在DDR2看到的一样。
作者: shark4685    时间: 2015-3-13 14:52
TVAC的要求：+ D7 C9 `, ^) r0 Y$ m* n

! @% G* u5 F& ]1 v  v) [) `DDR3信号必须在VIH(ac)以上，VIL(ac)以下保持一定的时间1 L9 T: q7 E9 h4 A
这段时间叫做TVAC，它是跟信号的速率相关的- ^; s( e, l' P4 s8 L3 z% L
即使时序裕量是不满足，TVAC的要求也必须满足。$ F' o; `6 P) [/ X8 F. Y
8 N! b( s9 R7 l/ `3 F1 u
' W& \! t+ ?! K# ^: a
作者: 红孩儿    时间: 2015-3-13 14:53
加油，楼住，好像理解起来越来越难了。基础不好啊。
作者: ccnow    时间: 2015-3-13 21:35
顶贴啊，如果把图贴出来，最好把图中的东西都解释一下，比如nominal line等等
作者: 红孩儿    时间: 2015-3-14 14:22
ccnow 发表于 2015-3-13 21:355 g7 G% e. e0 H+ ^2 H
顶贴啊，如果把图贴出来，最好把图中的东西都解释一下，比如nominal line等等

' g9 T- g( w1 G# R1 B# rsorry，这位兄弟，JEDEC规范截图只截了一半，如下位NOMINAL LINE 的定义
  s! _$ _7 ?3 Q8 K" l: y5 j  |, a' n  H/ [0 [: f
* K4 H8 w; `  Z; `/ C# V
2 x) U+ T; p; o5 e. a
NOMINAL LINE 翻译成中文是标称线，标称趋势的（两点直连）
# ]% t* @( W; D" H: g8 oTANGENT LINE 是切线6 [; m. J5 o. x) U# z4 W
" E$ z6 ^  }) A1 T+ Y+ e
上面这两个公式是用来计算建立时间（setup time）的上升/下降时间的斜率。
- L# b/ I+ I5 ~. W
( e: o7 ~* j  y2 l- b6 N
7 J% L- L; _2 T, o8 ?! }* p0 A: ~5 c: h6 }+ W
作者: JOBS    时间: 2015-3-14 14:26
不懂，顶版主。。
作者: shark4685    时间: 2015-3-14 14:33
sorry，这位兄弟，JEDEC规范截图只截了一半，如下位NOMINAL LINE 的定义
% g/ f0 B) P- X
: b! f+ u5 _1 e3 o" eNOMINAL LINE 翻译成中文是标称线，标称趋势的（两点直连）
6 q8 O( t% N5 w& dTANGENT LINE 是切线/ Z, u& p1 V! e" d# K4 m
, }7 g( a. j2 K8 L" F" S
上面这两个公式是用来计算建立时间（setup time）的上升/下降时间的斜率。
7 z( \1 Q* g6 ~( d* n( z6 M" W" o) `7 y' ?8 x7 [' J, R+ f
作者: shark4685    时间: 2015-3-14 15:49
本帖最后由 shark4685 于 2015-3-16 14:40 编辑 # b& A% w/ M# @% Q9 I8 q
" C+ B0 m) q1 ^
DDR3的突发长度（Burst Length，BL）/ Q; i0 E+ r& Y& v

6 w' \( E& ]/ L4 T/ E& s由于DDR3的预取为8bit，所以突发传输周期（Burst Length，BL）也固定为8，1 M9 p- ]2 h8 b: X4 c4 [% ]+ c( p
而对于DDR2和早期的DDR架构系统，BL=4也是常用的，
7 f. f4 O2 ~) n  H: P/ h0 ADDR3为此增加了一个4bit Burst Chop（突发突变）模式，
8 `! G1 {8 G) I+ n: W7 L  H9 F即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，
9 Y8 S8 M$ y" J  W届时可通过A12地址线来控制这一突发模式。而且需要指出的是，8 I$ g* @' f/ e; ^2 W  g
任何突发中断操作都将在DDR3内存中予以禁止，
) P. |# v3 c4 W" `, F3 r2 Z) \9 W1 A且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。
6 A+ |+ B; G, g- L9 m# z
作者: himonika    时间: 2015-3-14 17:28
必须仔细听课。
作者: lzwandny    时间: 2015-3-14 18:25
顶顶顶
作者: elenin    时间: 2015-3-15 12:45
感谢楼主分享～～～～～
作者: qingkong0709    时间: 2015-3-15 18:06
能解释一下DDR4就好
作者: anchoret    时间: 2015-3-15 22:20
ding!
作者: anchoret    时间: 2015-3-15 22:20
支持！！
作者: shark4685    时间: 2015-3-16 11:07
+ p& }, I" A1 W: E/ o
参考电压分成两个+ z4 C& A8 q9 p( ]; ~5 K4 v
在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF分为两个信号，& u6 ^4 c6 i0 `* c$ t6 F" Q

4 o0 [" z9 ?& R即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，
$ P) k5 w2 }8 C. u0 n2 K% _" O  H' K6 z
这将有效地提高系统数据总线的信噪等级。( x/ F# Q" |' q+ {' K6 P/ Y
作者: zwl1980220    时间: 2015-3-16 14:00
加分
作者: shark4685    时间: 2015-3-16 14:35
本帖最后由 shark4685 于 2015-3-16 14:38 编辑
  U/ t8 _$ T; g- V" @& s6 q8 M4 }9 O! \
新增的重置（Reset）功能-------响应号召，低碳环保。
% |1 p9 d3 V+ Q
7 I1 f( c6 h0 ]5 Y# d重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。
  `8 G. e4 y. ]! o8 S$ ZDRAM业界很早以前就要求增加这一功能，现在才终于在DDR3上实现了。* z2 c: q0 `& y" g+ u. g9 N; y
这一引脚将使DDR3的初始化处理变得简单。
% {& ?* K- k: K: `+ Z当Reset命令有效时，DDR3内存将停止所有操作，并切换至最少量活动状态，以节约电力。( F- e. ?% D3 }3 X- ?

/ h7 H$ c) U) A5 I" f6 N在Reset期间，DDR3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，
9 u- @$ y& K* H( _8 R- f; O. R# s所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，! D& p; y% L1 @$ |% q
而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。
1 P$ s: i6 r% c0 M$ v/ j+ U* K* [4 j4 Z; @7 A
作者: 红孩儿    时间: 2015-3-16 16:13
版主加油，学习中。
作者: JOBS    时间: 2015-3-17 15:02
学习中，版主有没有ddr3的案例啊，上传一个啊
作者: shark4685    时间: 2015-3-17 15:37
JOBS 发表于 2015-3-17 15:02
7 U% a( c- n4 P8 }. x$ t' y7 U学习中，版主有没有ddr3的案例啊，上传一个啊

; H1 R# u$ ~3 z% D6 w/ w7 q3 l+ f# q有，我准备个全面点的，上传分享给大家。/ B4 }  P' {$ N) S
作者: 天天在线    时间: 2015-3-19 08:34
感谢楼主
作者: kele1983    时间: 2015-3-19 13:11
赞~~~
, F) L6 \: T3 V8 x) n% N/ T9 U感谢楼主的讲解，希望结合布线实例和仿真实例，往深层挖掘一下。
作者: yawyw    时间: 2015-3-19 13:29
shark4685 发表于 2015-3-14 15:49
3 p( _/ B/ e5 z8 h! b) IDDR3的突发长度（Burst Length，BL）( s" N7 U6 u: T. G$ n& q) m
2 x# U" b  n+ v+ t" o; ?" t
由于DDR3的预取为8bit，所以突发传输周期（Burst Length，BL）也固 ...
! @) J' B3 }8 U  {) X7 b- v
请教版主，突发长度是什么作用呢？$ J+ |8 o6 W6 E; K! e
能否讲解一下DDR上电初始化的过程
- R, i5 A5 }/ R2 w" Z" E/ d
作者: shark4685    时间: 2015-3-19 13:35
yawyw 发表于 2015-3-19 13:290 X9 q  z- w( g* f6 a, Y
请教版主，突发长度是什么作用呢？
7 p% h/ i8 K2 X  V能否讲解一下DDR上电初始化的过程
# t6 l, s  H: {/ K6 A' x, m
你上来就点穴，这是关键点，一句二句解释的清楚么，你这是要累死我啊。
' t. f1 m' A3 i( s! J  o* P要不你先来一把。悬赏50分。+ n: S( e1 `7 t; V4 p
作者: yawyw    时间: 2015-3-19 16:25
shark4685 发表于 2015-3-19 13:35
; \! \( V6 e! R你上来就点穴，这是关键点，一句二句解释的清楚么，你这是要累死我啊。
$ S& q& R. g3 L要不你先来一把。悬赏50分。 ...

* t$ H6 f% j' L- s% I这是我没搞清楚的地方     W  c5 a& d6 W) l
作者: shark4685    时间: 2015-3-19 16:53
yawyw 发表于 2015-3-19 16:25
2 ]! x9 T. `# W1 u, O% `$ C这是我没搞清楚的地方
; T* @; o( D1 N7 R! a* ]! s6 @
我想扣分。。。。。。。。。。。。。8 u7 f7 e/ E1 O  D2 ~9 }/ H6 Z
作者: 吳海鴻    时间: 2015-3-21 01:52
学习
作者: ann_wz    时间: 2015-3-21 18:57
顶一个
作者: weihuaping118    时间: 2015-3-23 08:59
这样的帖子，出道以来一直是梦寐以求的愿望啊！感谢版主恩惠啦！
作者: 张湘岳    时间: 2015-3-23 22:55
学习.
作者: xuexukesina    时间: 2015-3-24 08:15
   高手
$ N0 t, z5 y3 E' M6 V* J
作者: himonika    时间: 2015-3-25 14:04
这贴不能沉，楼主继续啊。
作者: co_flying    时间: 2015-3-25 16:44
DDR3细节东西还是挺复杂的，跑通是第一目标
* n, R5 X) u6 c9 I$ k( G0 i
作者: jianping937    时间: 2015-3-29 12:39
理解起来很难啊，但为了学习难也要研究下这方面的知识，谢谢楼主分享
作者: z84297979    时间: 2015-3-30 10:06
正好在画DDR的板子
作者: inter211    时间: 2015-3-30 14:39
支持楼主，从没像楼主想的这么深
作者: qaf98    时间: 2015-3-31 09:52
回复，顶你。
作者: lmh    时间: 2015-4-3 20:11
学习一下。
作者: lmh    时间: 2015-4-3 20:12
学习学习
作者: tedwan    时间: 2015-4-5 01:36
where?
作者: jf2015    时间: 2015-4-5 09:20
版主，有没有实际的应用案例
作者: wanderer    时间: 2015-4-6 10:06
是否有连接？
作者: alex-pcb    时间: 2015-4-7 09:40
go no  go no
作者: shark4685    时间: 2015-4-8 14:46
* H: x3 t! |; J
5 S- V2 u: n8 M. V
精心准备的实例来啦。。。按需求下载！！！
5 r$ {+ B+ g& V3 f: b3 d
9 X. C  G, _. G* |& ~
作者: shark4685    时间: 2015-4-8 14:47
DDR3 timing simulation report20140210.pdf (1.11 MB, 下载次数: 210) ! g$ h' V; @9 [3 W

' H7 |9 N  _; j7 }& Y: y下载请点赞。。
. P7 a1 R2 a4 P$ Z- k7 N
5 O; X1 m/ C9 x2 l4 ]" V% ^不懂可以问。
* O2 h' o% B$ O+ ?; M& W
7 o! T5 `$ J9 [( l
作者: 红孩儿    时间: 2015-4-8 15:41
多谢版主精心分享，先下载。
作者: sanshuai    时间: 2015-4-8 18:42
see see
作者: Tigra8369    时间: 2015-4-9 14:02
感谢, 下载了..
作者: JOBS    时间: 2015-4-9 15:09
下载了，谢谢版主
作者: lee378577    时间: 2015-4-10 07:51
謝謝!大大的分享!
作者: Log07071222    时间: 2015-4-10 10:04
我是路过点赞的
作者: redeveryday    时间: 2015-4-10 16:32
dddddd
作者: Eagle1986    时间: 2015-4-13 13:13
好贴，顶起！
作者: rjm369921203    时间: 2015-4-13 18:51
支持
作者: rjm369921203    时间: 2015-4-13 18:51
支持
作者: langzi20060    时间: 2015-4-13 19:04
感谢大神，求控制器、DDR3部分PCB和控制器+DDR3模型，让我也操作下如果可以，请发送至676799760@qq.com,小弟不胜感激
作者: cartman    时间: 2015-4-14 09:47
谢谢大神分享知识
作者: 爬山虎    时间: 2015-4-14 14:38
这个要顶
作者: kenji_bai    时间: 2015-4-18 09:47
这个不错，学习了.
作者: xfire    时间: 2015-4-21 13:15
顶   我来晚了
作者: fenglp19    时间: 2015-4-21 21:40
:):):):):):)
作者: bingo888    时间: 2015-4-22 10:19
正想看看这方面的东西
作者: z84297979    时间: 2015-4-22 10:26
学习学习！
作者: jhh610528    时间: 2015-4-22 20:47
支持
作者: shark4685    时间: 2017-11-20 13:10
写这个贴当年还花了些精力，不要沉了。
作者: liling20089    时间: 2017-11-23 20:30
顶起
作者: liling20089    时间: 2017-11-23 20:31
顶起
作者: liling20089    时间: 2017-11-23 20:32
浪费我的钱
  u% e, \+ |6 F$ H5 J
作者: jxcrleo    时间: 2017-12-19 16:32
先看看
作者: jxcrleo    时间: 2017-12-19 16:36
细看了下，一般般
作者: EDA_sudarlik    时间: 2018-1-16 15:29
顶一下
作者: dqwuf2008    时间: 2018-2-9 23:11
顶起
作者: dqwuf2008    时间: 2018-2-9 23:11
好文
作者: rockwalking    时间: 2018-3-6 21:08
学习
作者: rockwalking    时间: 2018-3-6 21:09
学习
作者: rasytc    时间: 2018-3-29 11:46
好贴啊
作者: OHAHAO    时间: 2018-5-24 15:33
很好很好



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2