EDA365电子工程师网

标题: 双面板的EMC问题讨论（带有DDR2/3） [打印本页]
作者: True    时间: 2015-1-24 10:08
标题: 双面板的EMC问题讨论（带有DDR2/3）
双面板的EMC问题一般都非常的多，特别是板子比较密，还有DDR2/3,尽管设计时候能包地的地方包地，还有地孔。但板子的走线阻抗不好，EMC问题一堆，求大家分享设计方法和细节处理，有成功的，或是不成功的案例，大家都说说吧！
作者: 古莘    时间: 2015-1-25 19:44
双面板的EMC确实有挑战！除了PCB设计外更要注重机壳的设计、塑料壳注意静电喷涂、接地的方式！金属壳注意屏蔽校能、多点接地！线缆最好用屏蔽线缆等
作者: cousins    时间: 2015-1-27 08:14
速率，频率相差较大的模块与模块之间做好一定宽度的防护地，电源做好最小环路设计是最好的，成本也最低的改善方法
作者: zhjim    时间: 2015-7-9 23:19
以前听说可以采用共面阻抗来控制。
作者: eyesee    时间: 2015-7-24 11:18
重要的问题，深入深入
作者: True    时间: 2015-8-28 09:29
zhjim 发表于 2015-7-9 23:196 y' {( H% b( P) ]: a  @  [" d
以前听说可以采用共面阻抗来控制。
* P8 N  G1 C; ?0 J- _, z7 X. V, ?
双面板，线很密，共面的空间都没有' g, f$ v$ X0 v% x, ?, m" ]
作者: zhjim    时间: 2015-8-28 23:11
True 发表于 2015-8-28 09:29
7 {5 r9 Q  y0 A6 I# m4 G9 p1 O双面板，线很密，共面的空间都没有

8 Q% ]  Y' S4 ?那，可能就无解了。
作者: selina_05    时间: 2015-12-29 20:20
最近也设计一个项目，有两个ddr3,后续有结果再来告知
作者: zsuhh    时间: 2016-1-8 00:39
双面板的如何计算和控制阻抗？
作者: linbanyon    时间: 2018-6-12 14:51
学习
作者: qibenxiajiang    时间: 2018-6-13 11:40
9楼同问
作者: clp783    时间: 2018-6-26 15:41
路过的。
作者: 874551326    时间: 2018-6-29 13:52
为什么双面板的EMC还比较难啊，一直以为多层板的emc难点
作者: 123wuhuiya    时间: 2018-7-2 15:30




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2