EDA365电子工程师网

标题: PCI 的PCB图设计注意事项 [打印本页]

作者: zyf2010 时间: 2008-9-5 23:08
标题: PCI 的PCB图设计注意事项
PCI总线工作在高频环境中，传送线在信号线上驱动电压变化时会出现阻抗，信号线的宽度和到接地的距离都会影响其阻抗，所以在设计PCB时需要参考PCI总线规范，特别要注意考虑信号阻抗匹配，具体有以下几点作为参考：
（1）在32位PCI总线中，除了信号线外，还有2个卡存在信号：PRSNT1＃和PRSNT2＃。PCI板卡设计者在卡存在信号上对卡的最大电源需求进行编码，当卡被插在PCI插槽中时，他将其中至少一个或所有两个卡存在信号接地。
（2）对于32位PCI总线的所有信号，其最大电路长度限定在1.5in（约38mm）以内。建议在设计PCB时，PCI信号线的长度都小于25mm，尽量走弧线或者45°线，避免走直角或者锐角走线，并且尽量将走线布在元件面，而PCB背面保留大面积的接地覆铜，以降低传送线的阻抗。
（3）PCI总线的CLK信号线的长度要求是2.5in（约83mm）左右，并且只能与卡上一个负载连接。建议CLK信号线的长度尽量保持在50－85mm之间，并且不宜靠近其他信号线，为减少周边信号线的干扰，在CLK两侧及PCB背面布置接地线或者覆铜。
（4）与PCI插槽连接的电源线引脚可以自由选择，但数量不宜少于4对。当板卡的电源消耗较大时，可以多增加几对电源线，通过多点接触提供稳定的大电流。

（5）时钟信号线 =2.5英寸如果达不到请走蛇形线，总线应该平线度应该+250MIL最后不要相差500MIL 尽量小于1.5英寸

（6）PCI的拓扑结构可以是菊花链等多种拓扑结构，选择什么样的拓扑结构需要根据系统

的布局和仿真结果进行设计。5 另外PCI的AD信号线是双向的，需要在布局和仿真的时候

关注PCI的slave和Master之间的关系。

(7)PCI的各个时钟之间的Skew不要大于2ns。

（8）PCI的flight time不要超过10ns（自己拿一个系统计算就知道为什么这样规定了），

这个是针对33M PCI进行越是的，这个延时只的信号从一个设备传输到另一个设计后，经

过反射回到最初的芯片的传输延时，包括，PCB走线延时，和因为驱动器buffer（包括拓

扑）造成的信号畸变的延时。

(9) PCI的阻抗设计需要根据实际的系统进行仿真决定，PCI规范的推荐值在50－110ohm

之间。

(10) 需要考虑一些特殊的信号走线的延时，比如REQ＃。可以查一下规范我记着应该有

特殊的要求。

(11) PCI规范上面规定的2.5"和1.5"的大小那是为了规范各个不同的PCI厂家的规范

进行的。如果你在系统的板上面进行设计，只要计算的时序满足要求就可以了。

(12) 如果存在PCI的桥片，这些桥片一般都会通过PLL或者DLL的时钟调节PCI设计的

setup和hold时间，这些时钟的处理可以根据实际的芯片进行调整，一般的要求是延时

和PCI CLk的一样，记住这里的延时不仅仅是指PCB走线的延时。

(13) 如果你设计的是CPCI系统，终端电阻是需要考虑的。大家如果有研究就会发现CPCI

系统的槽间距是有要求的，好像是0.8"，为什么？从时序和PCI信号反射的角度考虑，

而且需要仿真决定stub长度以及电阻的大小。

作者: chenlei2004 时间: 2008-9-8 17:27
感谢楼主.分享

作者: Fishyuwuhan 时间: 2009-3-16 15:02
thank you very much!

作者: yxx19852001 时间: 2009-3-16 17:24
好贴，基本上要注意的都讲到了，谢谢

作者: newzyf 时间: 2010-2-19 02:44
顶一个

作者: yuanwolf2008 时间: 2010-3-13 21:23
谢谢分享

作者: xyy_zhong 时间: 2010-3-15 09:03

顶下

作者: zzbbao 时间: 2012-10-9 14:20
感谢楼主.分享

作者: donkey 时间: 2016-1-31 19:48
没完全理解啊

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)