EDA365电子工程师网

标题: DDR2做等长在Allegro中设置问题 [打印本页]

作者: gdli 时间: 2014-11-6 17:06
标题: DDR2做等长在Allegro中设置问题
DDR2做等长在Allegro约束管理设置中是否只需要设置XNET和BUS就可以了，不知道这样做是否正确?求指点

作者: gdli 时间: 2014-11-8 09:08
没有师傅指点一下？

作者: djsin13 时间: 2014-11-11 14:21
设置XNET后，按照数据高低字节、控制地址分组建立BUS，然后确定一个约束的参考目标；BTW，时钟线还有差分组设置；如下

作者: gdli 时间: 2014-11-12 08:51

djsin13 发表于 2014-11-11 14:21! [! |9 |3 Y5 D W
设置XNET后，按照数据高低字节、控制地址分组建立BUS，然后确定一个约束的参考目标；BTW，时钟线还有差分组 ...

多谢了，分组设置在软件里面要设置那些呢。如，设置Xnet BUSmatch group还要那些细节的设置在软件里面

作者: 18752980996 时间: 2014-11-13 09:48
setup - stconstraint 里面打开delay关系

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)