EDA365电子工程师网
标题:
DDR中的A0~A13需要等长吗
[打印本页]
作者:
bobtraveltous
时间:
2014-11-4 13:08
标题:
DDR中的A0~A13需要等长吗
DDR中的(1)D0~D7(2)D8~D15(3)D16~D23(4)D24~D31
: k- {6 c. O- \" v- a
这四组要做等长
" j7 V" }4 w: Y& M- U5 }
但是A0~A13需要等长吗 Layout guide里面都没写耶
! y5 H0 n$ s9 M. W' }7 a) ]" [
作者:
flywinder
时间:
2014-11-4 13:51
地址线一般不要求等长，
6 n" J* j7 v U7 I) ~9 B
/ q1 l( G7 Q" h
当然也有需要等长的，得具体情况具体分析
作者:
75484702
时间:
2014-11-4 15:21
第几代DDR呢，如果CPU支持时序调整能力，软件可以控制， ddr3连数据都不需要等长，如果等长 误差也是比较大的 看下spec的时序要求就可以知道，
作者:
liangliang314
时间:
2014-11-13 19:23
A0~A13 和控制线BA0 BA1 等 需要做等长处理的
作者:
jimmy
时间:
2014-11-14 16:48
需要等长处理，误差200-400mil
作者:
zhenfanhei
时间:
2015-1-29 15:02
楼上的学习了
作者:
arrowlin
时间:
2015-1-29 16:46
学习了
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2