EDA365电子工程师网

标题: Allegro错误求解 [打印本页]

---

作者: gcy041985    时间: 2014-10-15 14:22
标题: Allegro错误求解
画完PCB后，在DISPLAY中的status中的DRCS中
. E! }( c$ I- V显示UP TO DATA 2是什么错误啊，求解。

---

作者: gcy041985    时间: 2014-10-15 14:41
已经解决了，在REPORT中看的DRC REPORT发现有两个元件的PLACE BOUND TOP 重叠了。

---

作者: Emerson    时间: 2014-10-15 14:52
理论上来说 不红就还OK的 最稳的还是点开来看看到底是什么错误。

---

作者: gcy041985    时间: 2014-10-15 16:22

Emerson 发表于 2014-10-15 14:52
理论上来说 不红就还OK的 最稳的还是点开来看看到底是什么错误。

" d% y9 {0 O" p3 v1 h5 q: G8 n% ~之前就是不知道错误在哪能显示出来，后来发现了
2 \3 }( G2 x6 `$ M  I) a* D

---

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)

Powered by Discuz! X3.2