EDA365电子工程师网
标题:
已解决：如何解决在LOGIC中做原理图，摆放器件出现pakage has no gates C0402问题
[打印本页]
作者:
owencai
时间:
2014-10-9 14:31
标题:
已解决：如何解决在LOGIC中做原理图，摆放器件出现pakage has no gates C0402问题
本帖最后由 owencai 于 2014-10-9 15:19 编辑
. t& u9 t0 c( A, ]
0 K" @* e( L" b3 s7 y
各位大大：
' K% z2 |0 C* `, c) g
最近在试着用LOGIC中做原理图，但在摆放器件出现pakage has no gates C0402，
; Q$ Q( H1 N; W, b/ @
而C0402这个封装我在PADS LAYOUT里已经将封装做好了，在LOGIC摆放出现这个问题，
7 ~* X: q9 Z$ J# p
请教下一般这种问题怎么解决？
4 N/ }, d* h, U4 I
还有这个GATE如何理解？（这个门会对以后仿真有影响么？和数字电路里的逻辑门是一样的么？）
; S+ m' U2 V5 ~) r! U$ M) J
谢谢
5 [2 n! x; B8 G
- f, O- s& Q* ~5 S' @& z
作者:
owencai
时间:
2014-10-9 15:19
已经解决了，
8 o. \3 p( x$ J& m% H) M9 k. P1 L
这个也要在LOGIC里重新做封装
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2
