EDA365电子工程师网
标题:
PDN设计中目标阻抗及频率的定义
[打印本页]
作者:
zjr_1102
时间:
2014-9-14 19:46
标题:
PDN设计中目标阻抗及频率的定义
我目前设计芯片时，碰到了目标阻抗的定义问题，再次请教大家：
c$ h# V& c+ x
1、一般都以最大电流的1/2最为目标阻抗，但事实上存在设计过度，如何才能使目标阻抗与芯片实际的工作范围一致，各位是否有好的办法？
/ z; s& z" k' c7 L
2、目标阻抗的截止频率到底应该看到多少？1GHz?
' Y1 R/ ~% I/ l6 _- `0 F
3、从高通相关的资料看，一般目标阻抗分3档，不清楚频率及目标阻抗时如何定义的？
6 B7 ]' A6 u; K8 J7 N
( t$ w( A3 P0 X$ K- }8 V! }
作者:
Coziness_yang
时间:
2014-9-15 10:01
LZ,
; p" Y4 t* r5 D% l7 ~0 p
1. 因为考虑峰值电流的问题，所以目标阻抗设计为最大电流的1/2，对于电流的设计，一般采用较为保守的方式。
0 \; A- R# [6 a" h7 M
2.目标阻抗的频率范围，主要看你的电源供给谁，该被供给的模块工作频率。
; X7 y3 c4 R0 b& q: U2 q% \
作者:
zjr_1102
时间:
2014-9-15 12:54
1、随着芯片主频增加，电流越来越大，如果还是1/2设计，阻抗会变的困难；
8 \) I$ N2 [1 A1 J0 p; {9 K
是否有办法可以测量芯片的工作电流，定义一个更合理的阻抗; 我们测试芯片阻抗曲线发现与1/2电流要求阻抗差挺多的，但芯片在各种情况下还是稳定工作的；
4 k) I4 _* |6 \) X* W& Y
2、例如我供给cpu(频率是1.8GHz)，频率就看到1.8GHz。 有细化吗？
% L, F: d. @" w
例如高通：
# J! u. @/ o6 a
dc to 10hz 11mohm, 10hz to 10mhz 104mohm ,10mhz to 500mhz 250mohm
' h; V( x. L7 W) X) O# s6 H5 w
2 `& q, w3 U. l9 z! m, ^' m5 a
作者:
guo136
时间:
2016-12-30 09:47
楼主这个有解了吗？
作者:
ERIC-CHANG
时间:
2017-3-6 14:30
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2
