EDA365电子工程师网

标题: allegro sigxplor 不能设置pin delay（16.6） [打印本页]

作者: wpcgood 时间: 2014-9-2 17:41
标题: allegro sigxplor 不能设置pin delay（16.6）

作者: procomm1722 时间: 2014-9-2 22:03
Pin delay 並不是在SigXpolar 設置的 , 它應該是在 Capture 的 Part library 裡面來添加或是在 PCB 的 Constraint Manager 來設定.
SigXpolarer 是看整個 die to die 或Pin to Pin 的長度, 並不會幫你看 Pin delay.

作者: kevin890505 时间: 2014-9-2 22:27
一般常用的个别脚直接在 Constraint Manager中设定如果一个高速芯片很多或者全部脚都要考虑，就需要导入 pin delay 文件来快速导入，具体的可以执行 file-import- pin delay 然后help一下就可以了一般来说 pin delay file可以直接从器件官网下载最常见的是比如altera的FPGA 一些NB的处理器啊内存什么的

作者: 回忆着回忆 时间: 2014-9-2 22:41
重装，我的很多同事都遇到过这个问题，还有可能是你env的问题

作者: wpcgood 时间: 2014-9-15 12:19

procomm1722 发表于 2014-9-2 22:034 @' o } j; R2 P6 f" B+ P1 W' f
Pin delay 並不是在SigXpolar 設置的 , 它應該是在 Capture 的 Part library 裡面來添加或是在 PCB 的 Cons ...

我想用这个设置规则！可是设置不了，重装系统会解决，但是想知道有没有其他解决办法

作者: wpcgood 时间: 2014-9-15 12:20

回忆着回忆发表于 2014-9-2 22:41% s- z2 z( u3 l2 y
重装，我的很多同事都遇到过这个问题，还有可能是你env的问题

重装软件不能解决，重装系统可以解决，可是重装系统太麻烦了啊

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)