EDA365电子工程师网

标题: 8片DDR3，由于尺寸限制，只能这样布局，那么DDR3该怎么出线 [打印本页]
作者: angelcountry115    时间: 2014-8-5 20:48
标题: 8片DDR3，由于尺寸限制，只能这样布局，那么DDR3该怎么出线
本帖最后由 angelcountry115 于 2014-8-5 20:49 编辑
) _! o! l* c- s0 a' W) M3 E. n1 u+ n9 S) t% L0 e1 [, e* W
大家好，谁有这样布局走线的经验，请指导一下，或者给个参考图，让我参考一下，谢谢！3 f; S$ k) }1 n
左边四个是一组，右边四个是一组。

)6$X3VZ)UF9[YZ_]ZA@]L0J.jpg (60.67 KB, 下载次数: 6)

)6$X3VZ)UF9[YZ_]ZA@]L0J.jpg
作者: eddiemoon    时间: 2014-8-5 21:13
大哥，正反面吧，各4片！
作者: kevin890505    时间: 2014-8-5 21:20
没弄过这个样子的  一般都是一排4个 不过 DDR3的菊花链比较无敌 ，   个人感觉你这个可以把所有内存旋转90度   然后大体走线就成了竖直方向的    走线就会顺很多    不过具体从哪边绕  看你主芯片的地址线和数据线位置关系了  
作者: yangjinxing521    时间: 2014-8-6 09:10
这样可以的。。。。

00.png (60.61 KB, 下载次数: 1)

00.png
作者: allegro小菜    时间: 2014-8-6 09:51
yangjinxing521 发表于 2014-8-6 09:10
, w/ H! z% V( X* i  O0 N这样可以的。。。。

1 e; j# ~& D* ]9 O9 V0 L& z哇！这样走T 还是走菊花链啊？
作者: Tonson    时间: 2014-8-6 11:03
厉害，第一次看到这种拓扑结构
作者: yangjinxing521    时间: 2014-8-6 11:34
本帖最后由 yangjinxing521 于 2014-8-6 11:50 编辑
: M4 e* p( k! o; o
$ r: C( b) F: H+ {6 x我了个去。。查了下地址线。原来是二片之间走的是T型的。

00.png (48.46 KB, 下载次数: 0)

00.png
作者: angelcountry115    时间: 2014-8-7 09:21
yangjinxing521 发表于 2014-8-6 09:101 z0 Q( X1 a5 g0 t
这样可以的。。。。

& f$ U3 \7 G- ]$ H5 u可以给我发一下你这部分走线吗？邮箱596134315@qq.com,谢谢啊
作者: kevin890505    时间: 2014-8-7 14:09
allegro小菜 发表于 2014-8-6 09:51
4 W0 k! J( ?* L7 s8 M7 C哇！这样走T 还是走菊花链啊？

# b: T6 y$ _% g7 o  n* R看那个走线 还有端接电阻，很明显亮亮之间是T型的  不是菊花
作者: 飞来飞去    时间: 2014-8-7 15:41
可以给我发一下你这部分走线吗？
作者: ns1213    时间: 2014-8-7 21:04
最好 先确定 数据处理方式 再决定拓扑结构 由拓扑结构决定布局布线 如果是要实现SODIMM等内存模组 DDR3使用FLYBY 用时序延迟换取更好的信号质量



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2